- 综合排序
- 最热优先
- 最新优先
- 来自专栏FPGA技术江湖
FPGA Xilinx Zynq 系列（二十四）Zynq SoC 设计的下一步
今天给大侠带来FPGA Xilinx Zynq 系列第二十四篇，开启十二章，讲述Zynq SoC 设计的下一步等相关内容，本篇内容目录简介如下： 12. Stewart, The Zynq Book: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC, First Edition, Strathclyde Academic Media, 2016。 Zynq SoC 设计的下一步 本章是一些实践性的内容，和对应的教程一起，目的是在之前各章所学的基础上，对已有的开发 Zynq 系统的技巧加以扩展。 12.5 练习 2C 的概述 完成了练习 2B 中的硬件设计之后，下一步是把这个设计输出给 Xilinx SDK。然后要开发一个软件应用，用按下按钮的方式来产生一个中断。
74020发布于 2020-12-30 - 来自专栏FPGA技术江湖
FPGA Xilinx Zynq 系列（十九）Zynq SoC & 硬件设计 之 嵌入式系统和 FPGA
今天给大侠带来 FPGA Xilinx Zynq 系列 第二部分 Part B ，第二部分是关于使用 zynq 进行 Xilinx SoC开发的相关方面问题的深度解析， 包括嵌入式系统设计的概念、IP 今天带来第十九篇，Zynq SoC & 硬件设计 之 嵌入式系统和 FPGA，本篇内容目录简介如下： 9. 嵌入式系统和 FPGA 9.1 什么是嵌入式系统？ Stewart, The Zynq Book: Embedded Processing with the ARM Cortex-A9 on the Xilinx Zynq-7000 All Programmable SoC, First Edition, Strathclyde Academic Media, 2016。
1.4K20发布于 2020-12-30 - 来自专栏FreeBuf
SOC日志可视化工具：SOC Sankey Generator
前言 作者身处甲方公司，有幸近两次参与到攻防演练行动当中，在这两次行动中也帮助公司逐步建立起来了一套SOC平台，完成对接了NGFW、IDS、APT、WAF、终端安全等安全设备并投入运营，运营过程中发现一个痛点没有得到很好的解决 在演练期间，公司领导每天会抽出5分钟时间听防守小组汇报，SOC平台所能展示的内容过于复杂与专业，不能很好地表达与反应当日的安全攻击态势，于是诞生出这个造轮子的想法。 简介 SOC Sankey Generator是一款从SOC日志中进行数据ETL与数据可视化的工具，可以快速将日志呈现为Sankey图，Sankey图常常应用于具有数据流向关系的可视化分析，在安全中适合描述源对目标发起了何种攻击事件 欢迎各位Star，Fork、Issue、PR（GitHub：https://github.com/LennyLeng/SOC_Sankey_Generator） 环境&依赖 python3 pandas
1K30发布于 2020-04-21 - 来自专栏ICSOC.TECH
PinPAD Design In SoC
简介 已经有很长一段时间不做 SoC Integration 方面的工作了，这篇是芯片 IO 相关的一些设计经验总结，主要是方便自己将来重新拾起，同时也希望能和大家分享、讨论和学习。 这项工作不是从头去设计一个IO或者PAD的电路结构，做 SoC 的 Design House 一般都是在 SoC 芯片中例化现成的 IO cell 和 PAD，这些 cell 一般是由 foundry
1.4K30发布于 2020-07-06 - 来自专栏不二鱼的芯片验证记录
什么是SOC?
SOC是我转行IC验证之后接触的第一个概念，说实话，在我转行入职的时候，对于硬件，我完全没有什么概念，压根不知道什么是SOC。 SOC，是System on Chip的缩写，翻译过来就是系统级芯片，也有称片上系统。既然是系统，单个就称不上系统，只有多个个体的组合才能称之为系统，所以，SOC强调的是一个整体。 用“麻雀虽小五脏俱全”来形容SoC，再确切不过了。SoC是模仿计算机系统，微缩成了一个微系统。 SOC是一个整体的概念，再细化一下，便到了每个模块。在一个SOC成型之前，设计工程师用verilog代码把每个模块敲出了，粗略进行模块级的验证，在模块级验证通过之后，会通过总线把各个模块集成在一起。 看到这里，不知道你对SOC的概念，有没有多一点理解，希望对你有帮助，如果对你有帮助，麻烦点个赞。我是不二鱼，欢迎关注我。
1K10编辑于 2022-10-28 - 来自专栏瓜大三哥
Xilinx XADC
1.XADC简介 Xilinx 7系列FPGA全系内置了一个ADC，称为XADC。这个XADC内部是两个1Mbps的ADC，可以采集模拟信号转为数字信号送给FPGA内部使用。
2.3K12发布于 2020-05-20 - 来自专栏工业级核心板
Xilinx Zynq-7015 SoC工业级核心板 SOM-XQ7Z15 Cortex-A9 + Artix-7
Zynq-7015 SoC工业级核心板(SOM-XQ7Z15)1、核心板简介 SOM-XQ7Z15是广州星嵌电子科技有限公司推出的一款基于Xilinx Zynq-7000系列XC7Z015 图片图片2 典型应用领域机器视觉工业控制电力设备工业相机测试测量轨道交通目标识别机器人通信系统人工智能云计算软件无线电3 硬件参数图片表1 硬件参数CPUCPU：Xilinx Zynq-7000 XC7Z015
88520编辑于 2022-08-17 - 来自专栏人人都是极客
ARM SoC漫谈
在设计SoC的时候，性能，功耗和价格就转换成了PPA。啥是PPA？其实就是性能，功耗和面积。其中，性能有两层含义。在前端设计上，它指的是每赫兹能够跑多少标准测试程序分。 下面，让我们从访存这个简单的问题开始讨论SoC。CPU是怎样访问内存的？简单的答案是，CPU执行一条访存指令，把读写请求发往内存管理单元。内存管理单元进行虚实转换，把命令发往总线。 如果上面一段看完你没什么感觉，那我可以换个说法：对于没有完整支持stashing的ARM SoC，哪怕处理器跑在10Ghz，网络加速器性能强的翻天，基于DPDK的简单包转发（快于Linux内核网络协议栈转发几十倍 这些就需要NoC公司和SoC厂家细细分析了。 总之，现在手机和平板上最常见的用法，CCI连接CPU和GPU，作为子网，网内有硬件一致性。 还有，在SoC系统上，对有些设备模块进行DMA时，如果不是缓存行对齐，那么可能每32字节都会被拆成2段分别做DMA，这个效率就要差了1倍了。 如果使用了带ecc的内存，那么更需要ddr带宽对齐了。
1.4K10编辑于 2024-04-02 - 来自专栏hank
不能使用astyle对Linux的Kconfig和Makefile进行排版，会导致编译错误
hankf@XSZGS4:xilinx$ astyle -s --style=otbs * hankf@XSZGS4:xilinx$ ls -l -h total 188K -rw-rw-r-- 1 git999-r0/linux-xlnx-5.4+git999' GEN Makefile scripts/kconfig/conf --syncconfig Kconfig sound/soc /xilinx/Kconfig:13:warning: ignoring unsupported character '.' sound/soc/xilinx/Kconfig:14: syntax error sound/soc/xilinx/Kconfig:13: unknown statement "support" sound/soc/xilinx/Kconfig:14:warning: ignoring unsupported character '.' sound/soc/xilinx/Kconfig:14: unknown statement "audio" make[3]: *** [workspace
84820编辑于 2023-10-16 - 来自专栏瓜大三哥
Zynq 7000的背景
SOC结构优势 1.1. 改善性能 缩短了IC器件之间的连线长度，因此大大减少了CPU和外设之间的信号传输延迟。 在SOC内，由于异构计算功能部件具有更低的阻抗，因此也降低了逻辑门的翻转延迟。 降低功耗 SOC的供电电压降低到2V以下。 降低了电容值，因此在相同的CPU工作频率下，显著降低了系统的整体功耗。 1.3. SOC结构的不足之处 2.1. 灵活性差 不容易更换外部IC器件 2.2. 专用性强 2.3. 设计系统复杂 因此一种更灵活的SOC结构应运而生，这就是基于Xilinx的可编程SOC结构。 与传统的SOC相比，Xilinx的可编程SOC充分利用了现场可编程门阵列内部结构的灵活性，克服了传统的SOC器件灵活性差、专用性强及设计复杂等缺点，同时兼备所有的SOC优势。 3. Zynq-7000 SOC的简单介绍 Zynq-7000系列基于Xilinx全可编程的处理平台继承了Cortex-A9多核处理器的处理系统PS和Xilinx可编程逻辑资源的可编程逻辑PL。 ?
77152发布于 2019-07-23 - 来自专栏FPGA技术江湖
FPGA Xilinx Zynq 系列（九）Zynq 设计指南 之 开发板简介
3.6 开发板 3.6.1 Zynq-7000 SoC ZC702 Evaluation Kit 3.6.2 Zynq-7000 SoC Video & Imaging Kit 3.6.3 )” 产品网页 .位于 : http://www.xilinx.com/tools/sdk.htm [30]Xilinx, Inc., “Xilinx Zynq-7000 SoC ZC702 Evaluation Zynq-7000 SoC ZC706 Evaluation Kit” 网页 , 位于 : http://www.xilinx.com/products/boards-and-kits/EK-Z7-ZC706 -G.htm [32]Xilinx, Inc., “Xilinx Zynq-7000 SoC Video and Imaging Kit” 网页 , 位于 : http://www.xilinx.com /products/boards-and-kits/DK-Z7-VIDEO-G.htm [33]Xilinx, Inc., “Zynq-7000 All Programmable SoC Software
3.6K40发布于 2020-12-30 - 来自专栏FPGA技术江湖
FPGA Xilinx Zynq 系列（一）
现在，Zynq 提供了更理想的用于实现灵活的 SoC 的平台：Xilinx 将其包装成 “ 全可编程 SoC （All-Programmable SoC，APSoC）”，这个词完美地阐述了它的 能力。 由于这种做法对于 SoC 设计哲学的重要性，本书的一个重要的内容就是设计重 用。我们会考虑 IP 的各种来源，包括 Xilinx 库、产生自己的 IP 的机制，和第三方IP 来源。 SoC 设计流 对于各种复杂程度的 SoC 设计流，人们提出过多种不同的模型，不过我们首先 打算用非常简单的术语来定义 SoC 开发 （应用于 Zynq 上）的设计流。图 1.5 所示即为基本的流程。 第二部分 是关于使用 zynq进行 Xilinx SoC开发的相关方面问题的深度解析， 包括嵌入式系统设计的概念、IP 块的创建与集成，以及软硬件协同设计。 位于 : http://www.xilinx.com/products/silicon-devices/soc/zynq-7000/zynq-101.html [11]ZedBoard 网站 .
2.7K44发布于 2020-12-30 - 来自专栏ExASIC
AMD to Acquire Xilinx
. -- October 27, 2020 -- AMD (NASDAQ: AMD) and Xilinx (NASDAQ: XLNX) today announced they have entered Xilinx President and CEO, Victor Peng, will join AMD as president responsible for the Xilinx business Morgan Stanley is acting as lead financial advisor to Xilinx. About Xilinx Xilinx develops highly flexible and adaptive processing platforms that enable rapid innovation For more information, visit www.xilinx.com.
72471发布于 2020-10-30 - 来自专栏海风
Xilinx命名规则
xilinx公司的FPGA种类繁多，知道了命名规则，看起来应该会舒服很多。 1.xilinx的FPGA命名规则 Xilinx的ug112第一章中介绍了Xilinx公司的FPGA命名规则。 Aerospace parts have an “R” after “XQ” instead of “XC”. 2.xilinx文档分类及其命名 xilinx的文档都可以在其网站找到，xilinx 封装规格） xapp 应用指南 数据手册：器件的电气特性 用户指南：芯片资源介绍 白皮书：权威的基本知识 封装规格：如题 应用指南：具体实现的指导 而实际上xilinx Technorati 标记: FPGA,Xilinx,命名规则
2.6K10发布于 2019-09-11 - 来自专栏摸鱼范式
SoC设计之PPA
欢迎大家加入2022届数字IC交流群，QQ群号 1060380138 做过SoC的同学们基本都会接触到一个词，tradeoff。什么是tradeoff呢？为什么要tradeoff？ 只要是做SoC设计就离不开这三个概念。首先，性能不用讲大家都明白。我们经常会看到关于性能的宣传，比如某新发布的手机跑分多少多少，比如某款CPU芯片的最高主频等等。 对于大规模的SoC，这时候就需要架构工程师统筹考虑三个指标，在PPA三项指标间做出权衡。是用功耗换性能，还是用面积换性能，抑或是在满足基本性能的前提下大力优化功耗或者面积。 就像某水果公司的SoC，有钱任性，其L3 cache做的不小，哈哈。 最后总结一下，芯片设计中PPA既是对立的，又是统一的，其矛盾贯穿SoC设计始终。没有完美的芯片，只有完美的tradeoff。 END
2.9K30发布于 2021-09-08 - 来自专栏FPGA开源工作室
xilinx verilog语法技巧
xilinx verilog语法技巧 一 硬件描述语言（HDL）编码技术让您： •描述数字逻辑电路中最常见的功能。 •充分利用Xilinx®器件的架构特性。 0], SI}; end endmodule verilog常用语法一让您的FPGA设计更轻松 verilog常用语法二让您的FPGA设计更轻松 verilog常用语法三让您的FPGA设计更轻松 xilinx
1.3K30发布于 2019-10-29 - 来自专栏电子电路开发学习
如何私人定制一颗ARM内核SoC？ARM DesignStart计划了解一下！
评估版本，2017年开源Cortex-M3 IP，2018年开源Cortex-A5 IP，提供了用户快速获取ARM IP的途径，通过提供的CPU和IP方案，用户可以更简单、更快速、更低风险的途径实现定制化SoC ARM DesignStart DesignStart计划可以让用户无需预付授权费用，就可以开始设计、制造基于Cortex-M0和Cortex-M3处理器的SoC，当产品成功量产出货之后再支付版税。 4.DesignStart Physical&University版本 物理实现IP版本可以加速芯片的物理版图设计实现，大学计划版本用于科研、教育方向的SoC设计。 2022-03-17_214215 Cortex-M3 Xilinx FPGA 软核下载 用户可以使用Xilinx Vivado环境，在FPGA上搭建一颗私人定制的ARM Cortex-M0或Cortex-M3 内核的SoC，ARM DesignStart计划提供了处理器核，通过加入AXI总线，可以添加更多的AXI外设，如GPIO、UART、SPI、TIMER、INTC等。
1.5K30编辑于 2022-04-06 - 来自专栏数字芯片
SoC的功能验证
SoC功能验证的挑战 系统复杂性提高增加验证难度 设计层次提高增加了验证工作量 发展趋势 2.功能验证方法与验证规划 仿真为基本出发点的功能验证方法 功能验证开发流程制订验证计划 功能验证需求 目前，SoC设计中常用的静态形式验证方法是相等性检查。 半形式验证是一种混合了仿真技术与形式验证技术的方法。常用的半形式验证是混合属性检查或模型检查，它将形式验证的完整性与仿真的速度、灵活性相结合。
1.3K30编辑于 2022-12-18 - 来自专栏FPGA技术江湖
FPGA Xilinx Zynq 系列（二十三）Zynq 片上系统的开发
SoC, First Edition, Strathclyde Academic Media, 2016。 11.3 软件开发工具 Zynq-7000 AP SoC 芯片的软件应用开发流程允许用户运用统一的 Xilinx 工具 集，以及利用广泛第三方厂家的以 ARM Cortex-A9 处理器为目标的工具来创建软件应用 11.3.1 软件工具 Xilinx 为开发和调试 Zynq-7000 AP SoC 芯片上的软件应用提供了设计工具。 11.3.2 硬件配置工具 Xilinx 提供了两种支持 Zynq-7000 AP SoC 芯片的硬件配置工具，它们是： • Vivado IDE 设计工具集的 IP 集成器 （Vivado IDE 第二十三篇到此结束，下一篇将带来第二十四篇，开启第十二章，Zynq SoC 设计的下一步等相关内容。欢迎各位大侠一起交流学习，共同进步。
1.7K30发布于 2020-12-30 - 来自专栏摸鱼范式
SoC设计之功耗--开篇
——曾国藩 不想错过我的推送，记得右上角-查看公众号-设为星标，摘下星星送给我 欢迎大家加入2022届数字IC交流群，QQ群号 1060380138 提到功耗这个词，估计大部分做SoC的工程师都是既熟悉又陌生 接下来从功耗构成的角度，我们来看有哪些和SoC设计相关的提示。 上面讲的都是从功耗构成角度考虑，我们也可以结合SoC设计流程来看看在SoC设计的各个阶段都能做些什么来降低功耗。毕竟低功耗的设计贯穿了SoC设计的整个流程。 总结一下，SoC的低功耗设计方法有很多，具体还要结合项目本身的实际情况来定。正如前一篇所讲，在芯片设计的世界里没有完美的技术，只有完美的tradeoff。 END
1.6K30发布于 2021-09-08
腾讯云开发者
